다중버스 계층구조로 시스템 병목 줄이기

하나의 버스에 모든 장치를 연결했을 때

다중버스 계층구조(Multi-Bus Hierarchy)는 장치별 속도 차이를 고려해 시스템 버스를 계층으로 나누는 설계 방식이다. 단일 버스에 고속 장치와 저속 장치를 함께 연결하면 전파 지연과 병목이 커진다. 버스를 분리하고 브리지로 이어서 장치 그룹별 전송을 처리하면, 시스템 전체의 성능과 확장성을 높일 수 있다.

⤢✕

많은 장치가 하나의 버스에 매달리면 신호 전달 시간이 길어지고 전기적 부하도 증가한다. 결국 버스 클럭 속도가 제한되어 전체 성능이 떨어진다. 또한 단일 버스는 한 번에 한 전송만 처리하므로, 고속 장치도 저속 장치의 작업이 끝날 때까지 대기할 수 있다.

문제	원인	영향
전파 지연	과다한 장치 연결	버스 속도 저하
병목 현상	순차적 전송만 가능	대기 시간 증가
속도 불균형	고속/저속 장치 혼재	자원 낭비

속도 차이를 계층으로 분리하는 방식

이 구조의 핵심은 비슷한 속도의 장치를 같은 버스에 묶고, 계층 사이에는 브리지를 두는 데 있다. 장치 수를 나누면 신호 품질을 개선할 수 있고, 트래픽 경로가 분리되어 병목도 줄어든다. 각 계층은 독립적으로 확장할 수 있다.

2계층 구조에서는 CPU, 캐시, 메모리를 로컬버스에 배치하고, I/O 장치는 시스템버스에 연결한다.

⤢✕

브리지는 두 버스를 연결하면서 속도를 조정한다. CPU-메모리 트래픽과 I/O 트래픽이 분리되므로, 고속 메모리 접근과 I/O 동작을 동시에 수행할 수 있다. 버스 중재의 복잡도도 낮아진다.

이 구성은 단일 버스 대비 2배 이상 성능 향상을 제공하며, 메모리 대역폭을 독립적으로 확보한다. I/O 장치를 추가해도 메모리 성능에 미치는 영향은 최소화된다.

확장버스까지 나눈 계층 구조

3계층 구조는 CPU와 캐시의 경로, 메모리 및 고속 I/O의 경로, 저속 I/O의 경로를 더 명확하게 구분한다.

⤢✕

로컬버스는 CPU와 캐시를 연결하고, 고속 시스템버스는 메모리와 고속 I/O를 담당한다. 확장버스에는 저속 I/O 장치가 붙는다. 브리지는 계층 간 연결과 프로토콜 변환을 맡는다.

CPU-캐시 경로를 독립적으로 유지하고, 메모리 및 고속 I/O용 버스를 별도로 확보할 수 있다. 저속 I/O도 완전히 분리된다. 최대 동시 전송 경로는 3개이며, 계층별로 적합한 프로토콜을 적용해 확장성과 성능 사이의 균형을 맞춘다.

계층마다 달라지는 연결 특성

계층	속도	폭	연결 장치	예시
로컬버스	최고속 (GHz)	64~128비트	CPU, 캐시	CPU 내부 버스
고속 시스템버스	고속 (MHz)	32~64비트	메모리, GPU	FSB, QPI
확장버스	저속 (MHz)	8~32비트	I/O 장치	PCI, ISA

빠른 로컬버스는 적은 장치를 간단한 구조로 연결하는 데 적합하다. 반면 확장버스는 더 많은 장치를 수용하는 대신 구조가 복잡해지고 속도는 낮아진다.

⤢✕

현대 컴퓨터에서 이어지는 버스 설계

Intel/AMD 시스템에서는 CPU 내부의 코어 간 연결에 QPI, Infinity Fabric을 사용하고, 메모리는 DDR4/DDR5 전용 채널에 연결한다. 그래픽 장치와 NVMe SSD 같은 고속 주변장치는 PCI Express로 연결하며, USB, SATA, 오디오 같은 저속 주변장치는 DMI/FCH가 담당한다.

ARM SoC는 AXI(Advanced eXtensible Interface)를 고속 버스로, AHB(Advanced High-performance Bus)를 중속 버스로, APB(Advanced Peripheral Bus)를 저속 주변장치용으로 사용한다.

공유 버스를 보완하는 방식으로 포인트 투 포인트(Point-to-Point) 연결도 쓰인다. PCIe 레인, HyperTransport, QPI가 그 예다. 장치 간 전용 연결은 높은 대역폭과 낮은 지연을 제공하고 확장성도 높인다.