동기 고정식 사이클 시간의 타이밍 설계

가장 느린 마이크로연산에 맞춘 공통 시간

동기 고정식 사이클 시간은 CPU 클럭 주기와 마이크로 사이클 시간을 같게 두는 방식이다. 모든 마이크로연산이 같은 시간 안에 끝난다고 보고, 실제 사이클 시간은 가장 오래 걸리는 마이크로연산을 기준으로 정한다.

단일 마스터 클럭이 전체 동작을 제어하므로 타이밍을 예측하고 동기화하기 쉽다. 반면 더 빨리 끝나는 연산도 다음 클럭까지 기다려야 한다.

먼저 각 마이크로연산의 실행 시간을 확인하고, 그중 최대값을 선택한다. T_max = max(T_1, T_2, ..., T_n)으로 최대 시간을 구한 뒤 클럭 주기를 T_max로 설정하면 모든 연산은 같은 클럭 경계에 맞춰 실행된다.

아래 예시에서는 빠른 연산과 중간 연산이 일찍 끝나도, 각각의 사이클이 끝날 때까지 대기한다.

마이크로연산	실제 실행 시간	할당 시간	낭비 시간
레지스터 전송	5ns	10ns	5ns (50%)
덧셈	8ns	10ns	2ns (20%)
곱셈	10ns	10ns	0ns (0%)
시프트	6ns	10ns	4ns (40%)

이 조건에서 클럭 주파수는 1 / 10ns = 100MHz가 된다.

이 방식의 강점은 제어 구조에 있다. 하나의 클럭으로 모든 동작을 관리할 수 있고, 레지스터도 같은 클럭을 사용한다. 타이밍 분석, 동작 추적, 디버깅, 제어 유닛 검증이 비교적 단순해진다.

대신 가장 느린 연산이 전체 클럭 주파수의 상한을 결정한다. 빠른 연산은 남은 시간을 대기하며, 그 과정에서 하드웨어 유휴 시간과 불필요한 전력 소비가 발생한다. 따라서 설계의 단순성은 얻지만 성능과 자원 활용률에는 제약이 따른다.

고정 사이클의 성능을 높이려면 가장 긴 마이크로연산, 즉 임계 경로를 먼저 줄여야 한다. 병목이 되는 연산을 단축하고 느린 회로 경로의 지연을 낮추거나, 긴 연산을 여러 단계로 나누는 파이프라이닝을 검토할 수 있다.

클럭 주파수는 마이크로연산 시간만으로 결정되지 않는다.

클럭 주파수 = 1 / (T_max + T_setup + T_hold + T_skew)

여기서 T_max는 가장 긴 마이크로연산 시간이며, T_setup은 레지스터 셋업 시간, T_hold는 레지스터 홀드 시간, T_skew는 클럭 신호 지연 차이다.

초기 CPU는 동기 고정식 사이클을 활용했다. Intel 8086과 Motorola 68000은 단순한 설계와 검증이라는 장점을 얻었지만, 성능 향상에는 제약이 있었다.

임베디드 시스템에서는 성능보다 전력 효율, 실시간 응답 시간의 예측성, 단순한 타이밍 제어가 우선되는 경우가 있다. 마이크로컨트롤러와 IoT 디바이스가 이런 조건에 해당한다.

교육용 프로세서에서도 이 방식은 유용하다. CPU 동작과 타이밍의 관계를 명확히 보여 주며, 시뮬레이션 결과를 예측하고 검증하기 쉽다.

동기 고정식 사이클 시간은 가장 긴 마이크로연산에 모든 연산을 맞추는 구조다. 현대 고성능 프로세서는 성능을 높이기 위해 동기 가변식이나 비동기식 방식을 채택하지만, 단순한 제어와 예측 가능한 타이밍이 필요한 설계에서는 여전히 이해할 가치가 있다.