삼성 파운드리 1나노 로드맵: GAA에서 CFET까지, 그리고 메모리 슈퍼사이클

2nm 양산으로 시작된 삼성의 2030년 베팅

삼성전자가 2030년 1나노 공정 양산을 목표로 한 장기 로드맵을 제시했다. 2nm GAA 양산에 성공한 데 이어 SF2P, SF2Z, SF1.4로 이어지는 단계적 진화를 예고했고, 이 흐름은 AI 수요가 견인하는 메모리 반도체 슈퍼사이클과도 맞물려 있다.

FinFET을 넘어선 GAA, 그다음은 CFET

Gate-All-Around(GAA)는 FinFET의 한계를 극복하기 위해 채널을 사방에서 감싸는 트랜지스터 구조다. 삼성은 2022년 세계 최초로 3nm GAA 양산을 시작해 TSMC보다 먼저 GAA 경험을 축적했다 — TSMC는 2nm(N2)부터 GAA를 도입하므로, 삼성이 GAA 양산 경험에서 2년 이상 앞선 셈이다.

⤢✕

세대	기술	특징	적용 시점
FinFET	3D 핀 구조	5nm/4nm/3nm 일부까지 사용	~2024
GAA(MBCFET)	나노시트 채널 전면 감싸기	전류 제어력 향상, 누설 전류 감소	2022(삼성 3nm)
Forksheet	GAA 확장, N/P 간격 최소화	밀도 극대화, 동일 면적 트랜지스터 증가	2030 목표
CFET	N/P FET 수직 적층	궁극적 집적 밀도	Sub-1nm

SF2에서 1나노까지, 공정 로드맵

2025년 11월 양산이 공식 개시된 SF2(2nm GAA)는 TSMC·Intel보다 먼저 GAA 기반 2nm 양산에 진입한 사례다. SF3(3nm) 대비 성능 12% 향상, 전력효율 25% 개선, 면적 5% 축소를 달성했고, 초기 수율 30%에서 점진적으로 개선해 55~~60%에 도달했으며 연말 60~~70%를 목표로 한다. 트랜지스터 밀도는 약 231 MTr/mm²로 TSMC N3P의 224 MTr/mm²보다 앞선다.

2026년의 SF2P(Performance 최적화 2nm)는 SF2 대비 성능 12% 향상, 전력 25% 절감, 면적 8% 축소를 노리는 고성능 컴퓨팅·AI 칩 전용 변형 공정이다. 이 공정은 이미 수율 70% 마일스톤을 기록해, SF2의 50~60% 대비 대폭 개선된 성과를 보였다.

2027년에는 두 갈래로 나뉜다. 후면 전력 공급(BSPDN) 기술을 도입하는 SF2Z는 성능 8% 향상, 전력 15% 절감, 면적 7% 축소를 목표로 하며, Intel(20A)과 TSMC(A16)도 2nm급에서 같은 후면 전력 공급 기술을 준비 중이다. 같은 해 목표로 잡힌 SF1.4(1.4nm)는 GAA MBCFET 아키텍처의 진화 버전을 적용하지만 후면 전력 공급은 포함하지 않아 Intel·TSMC와 차별화된다.

그리고 2030년, 삼성이 "꿈의 반도체"로 부르는 1nm 공정에서는 NMOS·PMOS 간 거리를 최소화해 집적도를 극대화하는 포크시트(Forksheet) 트랜지스터를 채택할 계획이다. 이후 p형과 n형 GAA FET을 수직 적층하는 CFET(Complementary FET)으로 진화하는 것이 궁극적 목표다.

⤢✕

High-NA EUV — 1nm 이하 공정의 필수 장비

2nm 이하 공정의 핵심 기반 기술은 ASML의 High-NA EUV 리소그래피다. 삼성은 ASML의 High-NA EUV 스캐너(Twinscan EXE:5200B) 2대를 양산용으로 구매했고, 2025년 말2026년 상반기 도입을 앞두고 있다. 기존 EUV 대비 1.7배 미세한 회로 식각(해상도 8nm vs 기존 13nm)이 가능해 1.4nm, 1nm, sub-1nm(앙스트롬급) 공정에 필수적인 장비다. ASML은 2026년 510대, 2028년에는 연간 20대 이상의 High-NA 시스템을 출하할 전망이다.

밀도는 앞서지만 점유율은 12% 대 64%

기술 지표만 보면 삼성이 앞서는 항목도 있다. 하지만 시장에서의 위치는 다른 이야기를 들려준다.

항목	삼성	TSMC
파운드리 시장점유율(2024 말)	12%	64%
2nm 양산 시점	2025.11(SF2)	2025 H2(N2)
2nm 수율	40~60%(2025)	65%, 목표 75%
GAA 도입 시점	3nm부터(2022년)	2nm부터(2025년)
후면 전력 공급	SF2Z(2027년)	A16/N2P(2026년)
가격 전략	공격적 저가 전략	프리미엄
트랜지스터 밀도(2nm)	~231 MTr/mm²	~224 MTr/mm²

삼성의 전략은 수율 격차를 빠르게 좁히면서 공격적 가격과 조기 GAA 경험으로 고객을 확보하는 쪽이다. 2026년 승부의 핵심은 "누가 먼저 도달하느냐"가 아니라 "수율이 안정적인 2nm를 대규모로 공급하느냐"에 있다.

Taylor 팹, 4nm 계획을 접고 2nm으로

미국 Taylor, Texas 팹은 원래 4nm 생산 계획이었으나 2nm 공정으로 전환하기로 결정했다. 2026년 3월 첫 장비를 도입해 2026년 2분기 초기 양산을 개시하는 것이 목표이며, 초기 생산능력 월 2만 매에서 5만 매로 확대하고 2027년까지는 10만 매를 노린다. AMD, Google 등 빅테크가 삼성 Taylor 팹의 2nm 생산에 관심을 보이고 있고, 제2공장(Fab 2) 건설 준비도 가속화되고 있다. 총 투자 규모는 약 440억 달러(약 60조 원)에 달한다.

AI 수요가 밀어올린 메모리 슈퍼사이클

파운드리 로드맵과 별개로, 삼성의 2026년 실적을 끌어올린 또 다른 축은 메모리다. Bank of America는 2026년을 "1990년대 호황과 유사한 슈퍼사이클"로 정의했다. 글로벌 DRAM 매출은 전년 대비 51% 급증, NAND는 45% 증가할 전망이고, 2026년 HBM 시장 규모는 546억 달러(약 78조 원)로 전년 대비 58% 성장할 것으로 보인다.

이 흐름 속에서 삼성전자는 2026년 1분기 매출 133조 원, 영업이익 57.2조 원(사상 최대)을 기록했다. 반도체 부문만 30조 원 이상의 영업이익을 낸 것으로 추정되며, 메모리 매출은 504억 달러(약 75.5조 원)로 DRAM 55.4조 원·NAND 20.1조 원 모두 역대 최고치를 갈아치웠다.

특히 삼성은 2026년 초 세계 최초로 HBM4 양산 출하를 달성했다. 2026년 HBM 매출은 전년 대비 3배 이상 증가할 전망이며, HBM 생산능력을 3배 증산하면서 그중 절반을 HBM4에 집중하고 있다. Micron은 이미 2026년 HBM 생산량을 전량 선판매(바인딩 계약)로 확보했고, 노무라증권은 메모리 슈퍼사이클이 최소 2027년까지 지속될 것으로 전망한다.

삼성전자는 GAA 기술 선행 경험과 공격적 투자를 바탕으로 2nm에서 1nm까지의 초미세 공정 로드맵을 체계적으로 추진하고 있다. Taylor 팹 확장과 High-NA EUV 도입은 글로벌 반도체 공급망에서의 입지를 강화할 핵심 변수이며, 여기에 AI 수요가 견인하는 메모리 슈퍼사이클과 HBM4 양산 선도가 맞물려 실적을 사상 최대 수준으로 끌어올리고 있다. 파운드리 수율 안정화와 메모리 공급 확대라는 두 축의 균형이 향후 경쟁력을 좌우할 핵심 과제로 남아 있다.