삼성 HBM4 양산 돌입, 2048비트 인터페이스가 바꾼 메모리 세대교체

삼성전자가 2026년 2월 평택 캠퍼스에서 HBM4 상용 제품 양산과 출하를 시작했다. 업계 최초 타이틀이다. HBM3E까지 이어져온 1,024비트 인터페이스를 2,048비트로 두 배 넓히고, 베이스 다이 제조를 TSMC의 로직 공정에 맡기는 근본적인 구조 변화가 이번 세대의 핵심이다. NVIDIA Vera Rubin에 들어가는 HBM4(11.7Gbps, 12-Hi 36GB)와 그 다음 세대인 HBM4E(16Gbps, 4.0TB/s)의 기술적 디테일, TSV 적층 공정, 그리고 메모리 대역폭 병목을 풀어가는 전략을 짚어본다.

2048비트로 넓어진 인터페이스, HBM4의 진짜 변화

HBM4를 이전 세대와 가르는 지점은 클럭 속도가 아니라 인터페이스 폭이다. HBM3E까지는 1,024비트·16채널 구성으로 스택당 약 1.2TB/s를 냈다면, HBM4는 2,048비트·32채널(채널당 2개 의사 채널)로 폭 자체를 두 배 늘려 스택당 2.0~3.3TB/s를 확보했다. JEDEC JESD270-4 표준으로 규정된 이 변화의 전략적 의미는, 데이터 전송률을 무리하게 끌어올리지 않고도 인터페이스 폭 확대만으로 대역폭을 2배 확보했다는 점이다. 전압을 올리지 않고도 대역폭을 늘린 덕에 전력 효율도 20% 개선됐다.

⤢✕

인터페이스 폭 확장과 함께 베이스 다이(Base Die) 제조 방식도 통째로 바뀌었다. HBM3E까지는 OSAT 기반으로 단순 I/O 재분배 역할만 하던 베이스 다이가, HBM4부터는 TSMC의 12nm/5nm 로직 공정으로 만들어지며 로직 연산과 PHY 통합까지 떠맡는다. HBM4E에서는 이 공정이 3nm로 넘어가 성능이 2.5배 향상될 예정이다.

항목	HBM3E 이전	HBM4	HBM4E
베이스 다이 공정	OSAT 기반	TSMC 12nm/5nm 로직	TSMC 3nm 로직
베이스 다이 역할	단순 I/O 재분배	로직 연산 + PHY 통합	고성능 연산 + 2.5배 성능
제조 파트너	메모리사 자체/OSAT	TSMC 외주	TSMC 외주

TSMC 로직 공정으로의 전환은 베이스 다이에 PHY, 테스트 로직, ECC 같은 컴퓨팅 기능을 통합할 길을 열어줬다. 다만 SK하이닉스·삼성·마이크론 세 회사가 모두 베이스 다이를 TSMC 한 곳에 의존하게 되면서, 공급망에 새로운 단일 장애점(SPOF)이 생겼다는 부작용도 있다. 실제로 이 전환은 SK하이닉스 원가를 50% 끌어올린 주요 원인으로 지목된다.

세대별 스펙이 보여주는 격차

HBM3부터 HBM4E까지 나란히 놓고 보면 HBM4가 어느 지점에서 도약했는지가 분명해진다.

항목	HBM3	HBM3E	HBM4	HBM4E
인터페이스 폭	1,024-bit	1,024-bit	2,048-bit	2,048-bit
데이터 전송률	6.4 Gbps	9.8 Gbps	8~13 Gbps	10~12.8 GT/s
스택당 대역폭	819 GB/s	~1.2 TB/s	2.0~3.3 TB/s	2.5~4.0 TB/s
스택 높이	8-Hi	8-Hi / 12-Hi	12-Hi / 16-Hi	12-Hi / 16-Hi
스택당 용량	24 GB	24~36 GB	36~48 GB	48~64 GB
DRAM 다이 밀도	16 Gb	16~24 Gb	24~32 Gb	32 Gb
패키지 두께	720 um	720 um	775 um	TBD
전력 효율	기준	기준	20% 개선	추가 개선
양산 시점	2022	2024	2026.02	2027

평택에서 시작된 상용 출하

2025년 12월, SK하이닉스와 삼성 모두 NVIDIA에 유상 HBM4 샘플을 납품했다. 그리고 2026년 2월, 삼성이 평택 캠퍼스에서 업계 최초로 HBM4 상용 출하를 시작하며 선을 그었다. 2026년 3~4분기에는 NVIDIA Vera Rubin 플랫폼 탑재 출하가 본격화하고, 4분기에는 NVIDIA가 요청한 16-Hi HBM4 납품이 목표로 잡혀 있다. HBM4E 샘플링은 2026년 하반기, 커스텀 HBM(C-HBM) 샘플 고객 납품은 2027년으로 이어진다.

삼성의 HBM4 상용 제품은 데이터 전송률 11.7~13Gbps로 JEDEC 기준 대비 오버클럭을 달성했고, 12-Hi 36GB와 16-Hi 48GB 구성으로 스택당 최대 3.3TB/s 대역폭을 낸다. 평택 캠퍼스의 월간 웨이퍼 생산량은 170K에서 연말 250K로 늘어날 계획이다.

SK하이닉스는 이천 M16과 청주 M15X 팹에서 월간 웨이퍼 160K 규모로 HBM4를 양산 중이며, 베이스 다이는 12nm 공정을 쓴다. NVIDIA HBM4 공급의 약 2/3(65~70%)를 SK하이닉스가 담당하는 구도다.

Vera Rubin이 요구하는 메모리 구성

HBM4의 2048비트 인터페이스가 실제로 무엇을 가능하게 하는지는 NVIDIA Vera Rubin 플랫폼의 메모리 스펙에서 드러난다.

항목	사양
GPU당 HBM4 용량	최대 288 GB
GPU당 메모리 대역폭	최대 22 TB/s
HBM4 스택 사양	36GB 12-Hi, 핀 속도 11 Gb/s+, 스택당 2.8 TB/s+
NVL72 랙 HBM 총용량	20.7 TB
NVL72 HBM 총대역폭	1.6 PB/s
HBM3E 대비 대역폭 향상	2.3배 (동일 12-Hi 기준)

Rubin GPU 한 개에 HBM4 스택 8개가 탑재되며, 2048비트 인터페이스가 없었다면 Rubin이 내세우는 22TB/s 메모리 대역폭 자체가 성립하지 않는다.

TSV 적층과 발열이라는 물리적 한계

수천 개의 실리콘 관통 비아(TSV)가 DRAM 다이를 수직으로 연결하는 구조는 HBM3 시절부터 이어져 왔지만, 12-Hi·16-Hi로 스택이 높아질수록 이 공정의 난도도 함께 올라간다.

⤢✕

본딩 방식은 TCB(Thermo-Compression Bonding)·HCB·HB가 쓰이며, SK하이닉스는 자체 Advanced MR-MUF(Mass Reflow Molded Underfill) 공정을 적용한다. 전력 분배 네트워크(PDN)를 저전압 TSV로 최적화해 HBM3E 대비 전력 효율을 40% 개선했지만, 12-Hi에서 16-Hi로 넘어가려면 TSV 피치를 더 좁혀야 하고 이게 수율 저하로 이어지는 딜레마가 있다.

열 관리 쪽에서는 열저항이 HBM3E 대비 10% 개선됐고 방열 성능은 30% 향상됐다. 12-Hi와 16-Hi 패키지 두께를 775um로 동일하게 유지한 것은 JEDEC 표준 호환성을 지키기 위한 선택이며, 다이 사이의 열 확산 경로를 최적화해 핫스팟을 방지한다.

HBM4E, 이미 예고된 다음 세대

삼성은 GTC 2026에서 HBM4E 비전을 공개했다. 데이터 전송률 10~~12.8GT/s, 스택당 대역폭 2.5~~4.0TB/s, 베이스 다이는 TSMC 3nm 공정으로 넘어가면서 PHY 성능이 2.5배 향상되고 더 복잡한 로직 통합이 가능해진다.

항목	HBM4	HBM4E
데이터 전송률	8~13 Gbps	10~12.8 GT/s
스택당 대역폭	2.0~3.3 TB/s	2.5~4.0 TB/s
베이스 다이	TSMC 12nm/5nm	TSMC 3nm
베이스 다이 성능	기준	2.5배 향상
스택당 용량	36~48 GB	48~64 GB
전력	기준	최대 80W/패키지
양산 시점	2026.02	2027
대상 플랫폼	NVIDIA Rubin	NVIDIA Rubin Ultra (1TB HBM4E)

Rubin Ultra(VR300)는 1TB HBM4E를 탑재하고 NVL576 구성으로 나올 예정이며, TrendForce는 2027년 HBM4E가 시장의 약 40%를 점유할 것으로 전망한다.

SK하이닉스 대 삼성, 점유율 전쟁의 재구도

2025년 3분기 기준 HBM 전체 점유율은 SK하이닉스 53~~57%, 삼성 22~~35%, 마이크론 11~~21%다. 그런데 2026년 NVIDIA HBM4 공급 비중으로 좁혀보면 SK하이닉스 65~~70%, 삼성 20~~25%, 마이크론 10~~15%로 SK하이닉스의 우위가 더 뚜렷해진다.

업체	HBM 전체 점유율 (2025 Q3)	HBM4 NVIDIA 공급 비중 (2026)
SK하이닉스	53~57%	65~70%
삼성	22~35%	20~25%
마이크론	11~21%	10~15%

삼성은 HBM3E 세대에서 NVIDIA 검증을 통과하지 못해 고전했던 만큼, 이번 HBM4에서 업계 최초 상용 출하 타이틀을 가져간 것은 기술 리더십 회복의 신호로 읽힌다. 평택 캠퍼스 웨이퍼 용량을 47% 확대(170K→250K/월)했고, 상용 속도 11.7~13Gbps로 SK하이닉스와 동등 이상의 성능을 냈다. 2026년 삼성 HBM 매출은 전년 대비 3배 이상 성장할 것으로 전망된다. 다만 SK하이닉스도 만만치 않다 — 2025년 연간 실적에서 처음으로 삼성을 제치고 DRAM 세계 1위에 올랐다.

품귀와 가격, 수급이 말해주는 것

항목	수치
HBM3E GB당 가격	$7~8
HBM4 GB당 가격	$10+
HBM4 48GB 스택 가격	~$500
HBM3E 대비 가격 상승	약 2배
2026년 공급 상태	전량 매진
HBM 시장 규모 (2026)	$54.6B

가격이 오른 배경은 여러 겹이다. TSMC 베이스 다이 외주 비용(SK하이닉스 원가 50% 상승의 원인), 8-Hi→12-Hi→16-Hi로 이어지는 적층 수 증가, TSV 피치 축소에 따른 수율 저하, 그리고 HBM 전용 DRAM으로의 전환이 범용 DRAM 공급을 줄이면서 가격을 밀어올리는 이른바 Memflation까지 겹친다. 다만 GB당 가격이 2배 오른 대신 대역폭은 2.7배 늘었으니, TB/s당 비용으로 환산하면 오히려 개선된 셈이다.

대역폭 병목을 푸는 길

⤢✕

첫째는 HBM4/HBM4E 자체다. 온패키지 초고대역폭으로 스택당 24TB/s, GPU당 22TB/s까지 끌어올려 GPU 연산의 메모리 벽을 정면으로 돌파한다. 둘째는 CXL 메모리 풀링이다. CXL 3.1은 x16 링크에서 128GB/s를 내며, LLM 추론의 KV 캐시처럼 대용량이 필요한 구간을 시스템 수준에서 확장해 준다. 하이퍼스케일러 입장에서는 TCO를 1520% 절감하는 효과가 있다. 셋째는 Rubin CPX에 탑재되는 128GB GDDR7이다. HBM보다 비용 효율적인 이 추론 전용 메모리는 프리필 단계를 전담해 추론 토큰 비용을 1/10로 줄인다.

HBM4는 속도만 빨라진 게 아니라 2048비트 인터페이스와 로직 베이스 다이로 아키텍처 자체가 바뀐 세대다. 삼성의 업계 최초 상용 출하, SK하이닉스의 NVIDIA 공급 65~70% 장악, 그리고 TSMC 베이스 다이 의존이라는 새 공급망 리스크까지 겹치면서 메모리 반도체의 경쟁 구도가 다시 짜이고 있다. 2027년 HBM4E(3nm 베이스 다이, 4TB/s)와 커스텀 HBM의 등장은 이 재편을 한 번 더 가속할 변수다.