프로세서 아키텍처를 가르는 데이터 버스·엔디안·ISA
프로세서의 데이터 버스 크기, 바이트 오더링, CISC·RISC ISA 특성과 현대 프로세서 아키텍처의 흐름을 정리한다.
2026-08-14 · 최초 발행 2025-12-25
명령어를 실행하고 시스템을 제어하는 처리 장치
프로세서(Processor), 즉 CPU(Central Processing Unit)는 프로그램 명령어를 해석·실행하고 산술·논리 연산을 수행하며 메모리와 입출력 장치를 제어한다. 데이터 연산, 논리 판단, 제어 신호 생성이 이 장치에서 이뤄진다.
명령어 처리 과정은 인출(Fetch), 해석(Decode), 실행(Execute), 쓰기(Writeback)로 이어진다. 이를 위해 ALU(산술논리장치), CU(제어장치), 레지스터, 캐시 메모리가 함께 동작한다. 클럭 속도, 코어 수, IPC(Instruction Per Cycle), 캐시 크기 역시 성능을 읽는 지표다.
프로세서의 구조적 차이는 데이터 버스 크기, 바이트 오더링, 명령어 집합 아키텍처(ISA)의 복잡도에서 드러난다.
데이터 버스 폭이 정하는 처리 단위와 주소 공간
데이터 버스 크기는 프로세서가 한 번의 클럭 사이클에 처리할 수 있는 비트 수다. 세대별 프로세서는 다음과 같이 확장돼 왔다.
| 세대 | 비트 수 | 대표 프로세서 | 주요 특징 |
|---|---|---|---|
| 1세대 | 8비트 | Intel 8080, Zilog Z80 | 초기 개인용 컴퓨터 |
| 2세대 | 16비트 | Intel 8086, Motorola 68000 | PC/AT 시대 |
| 3세대 | 32비트 | Intel 80386, ARM Cortex-A | 현대 운영체제 기반 |
| 4세대 | 64비트 | x86-64, ARM64 | 대용량 메모리 지원 |
8비트는 최대 256가지 값과 64KB 주소 공간을 다룬다. 16비트는 최대 65,536가지 값과 64KB~1MB 주소 공간으로 이어진다. 32비트는 약 43억 가지 값과 최대 4GB 메모리 지원을 제공하며, 64비트는 사실상 무제한 값과 이론상 16EB(엑사바이트) 메모리 지원을 목표로 한다.
메모리에 값을 놓는 순서: Little Endian과 Big Endian
바이트 오더링(Byte Ordering)은 다중 바이트 데이터를 메모리에 기록할 때 바이트를 어떤 순서로 배치하는지 정하는 방식이다.
Little Endian은 낮은 주소에 최하위 바이트(LSB)를 둔다. 0x12345678은 [78][56][34][12]로 저장된다. Intel x86, AMD64, ARM(선택 가능)에서 사용되며, 부분 데이터 읽기와 타입 캐스팅에 유리하다.
Big Endian은 낮은 주소에 최상위 바이트(MSB)를 둔다. 같은 값은 [12][34][56][78]이 된다. Motorola 68000, SPARC, 네트워크 프로토콜에서 사용되며, 사람이 읽는 순서와 일치하고 디버깅에 유리하다.
| 항목 | Little Endian | Big Endian |
|---|---|---|
| 저장 순서 | LSB 먼저 | MSB 먼저 |
| 주요 사용처 | PC, 모바일 | 네트워크, 일부 서버 |
| 메모리 덤프 | [78 56 34 12] | [12 34 56 78] |
| 타입 변환 | 효율적 | 비효율적 |
명령어 집합 설계가 만드는 CISC와 RISC의 차이
명령어 집합 아키텍처(ISA, Instruction Set Architecture)는 프로세서가 어떤 명령어를 제공하고 실행할지를 정의한다. CISC와 RISC의 구분은 이 ISA를 얼마나 복잡하게 설계하는지에서 출발한다.
CISC(Complex Instruction Set Computer)는 복잡하고 다양한 명령어를 제공한다. 명령어 길이는 가변이고, 하나의 명령어가 여러 클럭 사이클에 걸쳐 실행될 수 있다. Intel x86와 AMD64가 대표적이다. 코드 밀도가 높고 메모리 효율이 좋지만, 하드웨어 복잡도가 커지고 파이프라인 효율이 떨어질 수 있다.
RISC(Reduced Instruction Set Computer)는 단순하고 고정된 명령어를 중심으로 설계한다. 명령어 길이는 주로 32비트의 고정 길이이며, 명령어당 단일 클럭 사이클 실행을 목표로 한다. ARM, RISC-V, MIPS, PowerPC가 여기에 속한다. 파이프라인 효율과 저전력이 장점이지만 코드 크기가 증가할 수 있다.
| 항목 | CISC | RISC |
|---|---|---|
| 명령어 수 | 많음 (수백~수천 개) | 적음 (수십~백 개) |
| 명령어 길이 | 가변 (1~15바이트) | 고정 (4바이트) |
| CPI | 명령어당 여러 사이클 | 명령어당 1 사이클 목표 |
| 레지스터 | 적음 | 많음 |
| 전력 효율 | 낮음 | 높음 |
| 응용 분야 | 데스크톱, 서버 | 모바일, 임베디드 |
프로세서 계열별 특성
| 프로세서 | 비트 | 엔디안 | ISA | 주요 사용처 |
|---|---|---|---|---|
| Intel x86-64 | 64비트 | Little | CISC | 데스크톱, 서버 |
| ARM Cortex-A | 32/64비트 | Bi-Endian | RISC | 모바일, 임베디드 |
| ARM Cortex-M | 32비트 | Little | RISC | IoT, 마이크로컨트롤러 |
| RISC-V | 32/64/128비트 | Little | RISC | 오픈소스 하드웨어 |
| Apple Silicon | 64비트 | Little | RISC | Mac, iPad |
멀티코어와 이기종 컴퓨팅이 바꾼 선택 기준
멀티코어 프로세서는 단일 칩에 여러 독립 처리 코어를 통합해 병렬 처리 성능을 높인다. 데스크톱은 4~64코어, 서버는 최대 128코어 이상으로 구성된다.
이기종 컴퓨팅(Heterogeneous Computing)은 성능 코어(P-Core)와 효율 코어(E-Core)를 섞고, 작업 부하에 따라 적절한 코어를 할당한다. Intel Alder Lake와 Apple M 시리즈가 이 방식을 사용한다.
ARM은 스마트폰과 태블릿 중심의 모바일 시장을 넘어 AWS Graviton, Ampere Altra를 통한 서버 시장으로 확대됐으며, Apple Silicon M1/M2/M3를 통해 데스크톱에도 진출했다. 프로세서를 선택할 때는 데이터 폭과 엔디안, ISA의 특성뿐 아니라 대상 워크로드와 응용 분야를 함께 봐야 한다.