반도체 기억장치의 구조와 메모리 계층
반도체 기억장치의 동작 원리와 SRAM·DRAM·ROM·Flash의 구조적 차이, 차세대 메모리 및 적층 기술을 정리한다.
2026-08-14 · 최초 발행 2026-01-06
전자 소자로 저장하는 컴퓨터의 작업 공간
반도체 기억장치는 실리콘 기반의 트랜지스터와 커패시터 같은 전자 소자에 데이터를 저장하는 장치다. 기계적으로 움직이는 부분 없이 전기 신호만으로 읽고 쓸 수 있어 접근 시간이 나노초(ns) 단위에 이르며, 소형화와 고집적화가 가능하다. 그래서 컴퓨터의 주기억장치와 캐시 메모리에서 핵심 역할을 맡는다.
자기·광학 매체와 비교하면 HDD보다 1000배 이상 빠른 접근 속도를 제공하고, 기계적 동작이 없으므로 소비 전력과 소음이 적다. 충격과 진동에도 상대적으로 강하다.
제조는 8-12인치 실리콘 웨이퍼 위에 집적회로를 형성하는 방식으로 진행된다. 3nm-7nm 공정 기술로 패턴을 만들고, 웨이퍼를 절단해 개별 다이로 분리한 뒤 보호와 핀 연결을 위한 패키징을 수행한다.
전원 차단 뒤에도 남는가
메모리는 전원 공급이 끊기면 데이터가 사라지는 휘발성 메모리와, 전원이 없어도 정보를 보존하는 비휘발성 메모리로 구분된다. SRAM과 DRAM은 전자에 속하며, ROM·Flash·FeRAM·MRAM 등은 후자에 속한다.
RAM(Random Access Memory)은 읽기와 쓰기를 자유롭게 수행한다. ROM(Read-Only Memory)은 읽기 전용이거나 쓰기가 제한되며, Flash는 블록을 소거한 뒤 다시 쓰는 특성을 가진다.
캐시를 위한 SRAM과 용량을 위한 DRAM
SRAM은 6개 트랜지스터로 구성한 플립플롭 기반의 6T 셀을 사용한다. 쌍안정 회로가 전원 공급 중 상태를 유지하므로 리프레시가 필요 없다. 다만 셀 크기가 DRAM보다 약 6배 커서 고집적에는 불리하다.
6T SRAM 셀:
- 2개 인버터 교차 결합 (래치 구성)
- 2개 액세스 트랜지스터 (비트라인 연결)
- 워드라인 활성화 시 데이터 읽기/쓰기
쓰기에서는 워드라인을 활성화하고 비트라인에 데이터를 인가한다. 읽기 때도 워드라인을 활성화한 뒤 비트라인 상태를 감지하며, 워드라인이 비활성인 동안에는 플립플롭이 데이터를 유지한다.
접근 속도는 1-2ns이고 리프레시 제어가 필요 없다는 점이 장점이다. 반면 큰 셀 크기와 높은 비용, 낮은 집적도 때문에 CPU 캐시, 레지스터 파일, 버퍼처럼 빠른 응답이 필요한 위치에 주로 사용된다.
DRAM은 1개 트랜지스터와 1개 커패시터로 이뤄진 1T1C 셀을 사용한다. 커패시터에 축적된 전하로 데이터를 표현하고, 전하 누설을 보완하기 위해 주기적 리프레시가 필요하다. 셀은 SRAM보다 6배 작아 높은 집적도를 얻는다.
1T1C DRAM 셀:
- 커패시터: 데이터 저장 (충전=1, 방전=0)
- 액세스 트랜지스터: 워드라인으로 제어
- 비트라인: 데이터 입출력 경로
쓰기 시에는 워드라인을 켜고 비트라인 전압으로 커패시터를 충전하거나 방전한다. 읽을 때는 커패시터 전하를 비트라인과 공유한 뒤 센스 앰프로 증폭한다. 각 행은 64ms 주기로 읽고 다시 써서 복원한다.
DRAM 접근 경로에서는 행과 열을 선택하는 순서가 지연 시간에 영향을 준다. tRCD(RAS to CAS Delay)는 행 활성화 후 열 접근까지의 지연이고, CL(CAS Latency)은 열 명령 이후 데이터가 출력될 때까지의 지연이다. tRP(Row Precharge time)는 행 비활성화 시간, tRAS(Row Active time)는 행이 활성 상태로 유지돼야 하는 최소 시간을 뜻한다.
작은 셀과 낮은 비용으로 GB 단위의 대용량을 만들 수 있어 PC·서버·모바일의 주기억장치에 적합하다. 속도는 SRAM보다 느리고, 리프레시 오버헤드와 제어 복잡성이 따른다.
특성 SRAM DRAM
--------------------------------------------------
셀 구성 6T 플립플롭 1T1C
셀 크기 ~100 F² ~6 F² (F=최소 피처)
접근 시간 1-2 ns 40-60 ns
리프레시 불필요 필요 (64ms)
비용/비트 높음 낮음
전력 정적: 낮음 리프레시: 높음
(동적: 높음)
용량 KB-MB GB-TB
용도 캐시 주기억장치
변경 가능성으로 나뉘는 ROM
Mask ROM은 웨이퍼 제조 단계에서 데이터를 고정한다. 출하 뒤에는 수정할 수 없지만 대량 생산 시 단가가 낮아 레거시 펌웨어와 임베디드 시스템에 사용된다.
PROM은 전류로 퓨즈를 소손해 프로그램을 기록하는 방식이다. 한 번만 쓸 수 있으며, 전용 장비를 이용해 현장에서 프로그래밍할 수 있어 소량 생산과 프로토타입에 쓰인다.
EPROM은 절연된 플로팅 게이트에 전자를 가두고, 자외선으로 전자를 방출해 전체 내용을 지운다. 수십 회 재사용할 수 있으며 칩 상단에는 UV를 통과시키는 석영 창이 있다.
EEPROM은 자외선 대신 전기 신호로 지운다. 개별 바이트를 읽고 쓸 수 있고 수명은 10⁵-10⁶ 사이클이다. 설정 데이터와 BIOS 설정 저장에 사용된다.
저장 밀도를 높인 Flash
NAND Flash는 셀을 NAND 게이트 형태로 직렬 연결해 작은 셀 크기와 높은 밀도를 얻는다. 128KB-256KB 블록 단위로 지우고 4KB 페이지 단위로 프로그래밍하며, SSD·USB 드라이브·SD 카드의 기반이 된다.
NOR Flash는 각 셀에 독립적으로 접근할 수 있도록 병렬 연결한다. 바이트 단위 랜덤 읽기와 메모리에서 직접 코드를 실행하는 XIP를 지원해 임베디드 펌웨어와 BIOS에 쓰인다.
SLC (Single-Level Cell): 1비트/셀, 빠름, 내구성 높음
MLC (Multi-Level Cell): 2비트/셀, 중간, 중간 수명
TLC (Triple-Level Cell): 3비트/셀, 느림, 낮은 수명
QLC (Quad-Level Cell): 4비트/셀, 더 느림, 더 낮은 수명
PLC (Penta-Level Cell): 5비트/셀, 연구 단계
3D NAND는 셀을 수직으로 쌓아 64-176 레이어를 구성한다. 평면 구조보다 10배 이상 용량을 높이고, 적층 구조를 통해 TLC와 QLC를 실용화한다. 웨이퍼당 저장 용량이 늘어나 비용 절감에도 연결된다.
기존 메모리의 빈틈을 겨냥한 소자
MRAM은 MTJ(Magnetic Tunnel Junction)의 자기 저항 효과를 이용한다. 전원이 없어도 데이터를 유지하고 SRAM 수준인 수 ns의 읽기·쓰기 속도를 목표로 하며, 쓰기 사이클은 사실상 무제한이다. STT-MRAM은 Spin Transfer Torque 기술을 사용한다.
FeRAM은 PZT 등의 강유전체에서 분극 방향을 데이터로 활용한다. 쓰기 에너지는 nJ 수준이고 쓰기 속도는 수십 ns이며, IoT·스마트카드·웨어러블에 쓰인다.
PCM은 Ge₂Sb₂Te₅ GST 합금의 결정 상태와 비정형 상태에 따른 저항 차이로 데이터를 나타낸다. Flash보다 빠르고 DRAM보다 느린 중간 속도 특성을 보이며, 내구성은 10⁸ 사이클이다.
ReRAM은 TiO₂, HfO₂ 등의 산화물에서 전도성 필라멘트를 형성하거나 소멸시켜 저항을 바꾼다. fJ 수준의 에너지를 사용하며 크로스바 구조로 3D 적층이 가능하다.
기술 속도 밀도 수명 전력 상태
------------------------------------------------------------
MRAM 빠름 중간 무한대 중간 상용화
FeRAM 빠름 낮음 10¹⁴ 낮음 상용화
PCM 중간 높음 10⁸ 중간 초기
ReRAM 빠름 매우높음 10¹⁰ 낮음 연구
미세화 이후의 메모리 구조
EUV 리소그래피는 극자외선을 이용해 미세 패턴을 형성한다. 최신 DRAM 공정은 3nm-5nm 수준까지 이르지만, 양자 터널링과 누설 전류 증가는 물리적 한계가 된다. 3D 적층과 신소재 채널은 이를 보완하는 대안이다.
HBM(High Bandwidth Memory)은 DRAM 다이를 수직으로 쌓고 TSV(Through-Silicon Via)로 연결한다. 1024비트 I/O와 1TB/s 대역폭을 제공하며 GPU, AI 가속기, HPC에 사용된다.
로직과 메모리를 적층하는 3D IC, CXL(Compute Express Link)을 통한 메모리 풀링, 메모리 내부에서 연산하는 PIM(Processing-in-Memory), 메모리 가까이에 프로세서를 배치하는 Near-Memory Computing도 데이터 이동 비용을 줄이기 위한 접근이다.
모바일 환경에서는 LPDDR4/5 같은 Low-Power DDR, 1.1V 이하 동작을 위한 전압 스케일링, 자가 리프레시를 사용하는 Deep Sleep 모드가 활용된다. 온도와 데이터에 따라 리프레시를 조절하는 적응형 리프레시도 저전력 설계에 포함된다.
SRAM의 속도와 DRAM의 경제성은 메모리 계층 구조를 지탱하고, Flash는 비휘발성 저장장치의 표준으로 자리 잡았다. 공정 미세화의 한계가 드러나는 상황에서 3D 적층, 이기종 통합, 신소재 기반 소자는 스토리지 클래스 메모리와 메모리 중심 컴퓨팅을 향한 기반이 되고 있다.