CPU 클럭: 프로세서 동작을 맞추는 타이밍 신호

CPU 회로가 같은 타이밍으로 움직이는 기준

CPU 클럭은 프로세서 내부 회로의 순차적 동작을 맞추는 주기적 전기 신호다. 디지털 시스템의 연산과 데이터 전송은 이 펄스에 맞춰 진행되며, 마이크로 사이클 타임도 CPU 클럭의 발생 주기와 동기화되어야 한다.

신호는 0과 1을 반복하는 사각파 형태를 취한다. 한 번 반복되는 시간은 클럭 주기이고, 주기는 클럭 주파수의 역수다. 회로는 상승 엣지와 하강 엣지를 기준으로 상태를 바꾼다.

클럭 주기는 한 사이클에 걸리는 시간(T)이다. 듀티 사이클은 신호가 높은 상태를 유지하는 비율이며 일반적으로 50%로 표현한다. 주파수는 초당 사이클 수이고 f = 1/T 관계를 가진다.

엣지 종류	설명	사용 예
상승 엣지	0→1 전이	데이터 래치, 명령 인출
하강 엣지	1→0 전이	상태 업데이트, 출력 안정화

클럭 주파수는 CPU가 초당 처리하는 클럭 사이클 수이며 Hz, MHz, GHz 단위를 사용한다. 주파수가 높을수록 더 빠른 동작과 높은 성능을 기대할 수 있지만, 전력 소비와 발열, 물리적 한계가 함께 따라온다.

주파수를 올리면 전력 소비와 발열이 증가하고 신호 무결성도 떨어질 수 있다. 냉각 비용과 타이밍 오류는 결국 물리적 한계로 이어진다.

동기 디지털 시스템에서는 모든 레지스터가 공통 클럭을 사용한다. 이 구조는 예측 가능한 타이밍과 안정적인 동작을 제공하며, 마스터 클럭 발생기와 클럭 분배 네트워크로 구성된다.

클럭 도메인은 동일한 클럭 신호를 공유하는 회로 영역이다. CPU, 메모리, I/O가 각각 다른 주파수로 동작하는 멀티 클럭 환경에서는 도메인 사이로 데이터를 전달할 때 동기화가 필요하다.

클럭 게이팅(Clock Gating)은 사용하지 않는 회로 블록으로 향하는 클럭을 차단해 동적 전력 소비를 줄이는 방식이다.

DVFS(Dynamic Voltage and Frequency Scaling)는 부하에 따라 주파수와 전압을 조정해 성능과 전력의 균형을 맞춘다. Intel Turbo Boost와 AMD Precision Boost가 그 예다.

PLL(Phase-Locked Loop)은 클럭 신호를 생성하고 동기화한다. 주파수 배수와 위상 정렬을 수행하며, 낮은 외부 클럭을 높은 내부 클럭으로 변환하는 데 사용한다.

CPU 클럭은 모든 마이크로 연산의 기준이지만, 성능을 높이기 위해 주파수만 계속 올릴 수는 없다. 클럭 게이팅, 동적 주파수 조정, 멀티코어는 이 제약 안에서 성능과 효율을 함께 다루기 위한 기술이다.